Ассоциация твердотельных технологий JEDEC, мировой лидер в разработке стандартов для индустрии микроэлектроники, сегодня объявила о публикации стандарта JESD79-5C DDR5 SDRAM. Это важное обновление стандарта JEDEC DDR5 SDRAM включает функции, предназначенные для повышения надежности и безопасности, а также повышения производительности в широком спектре приложений — от высокопроизводительных серверов до новых технологий, таких как искусственный интеллект и машинное обучение. JESD79-5C теперь доступен для загрузки с веб-сайта JEDEC.
JESD79-5C представляет инновационное решение для улучшения целостности данных DRAM, называемое подсчетом активаций по строкам (PRAC). PRAC точно подсчитывает активации DRAM с точностью до слов. Когда DRAM с поддержкой PRAC обнаруживает чрезмерное количество активаций, она предупреждает систему о необходимости приостановить трафик и назначить время для принятия мер по смягчению последствий. Эти взаимосвязанные действия подкрепляют способность PRAC обеспечивать принципиально точный и предсказуемый подход к решению проблем целостности данных посредством тесной координации между DRAM и системой.
Дополнительные функции, предлагаемые в JESD79-5C DDR5, включают:
- Расширение определения тайминговых параметров с 6800 Мбит/с до 8800 Мбит/с.
- Включение таймингов ядра DRAM и таймингов Tx/Rx AC увеличено до 8800 Мбит/с по сравнению с предыдущей версией, которая поддерживала только до 6400 параметров тайминга и частичные тайминги до 7200 таймингов ядра DRAM.
- Внедрение синхронизации часов с самообновлением для оптимизации обучения ввода-вывода
- Включение таймингов DDP (Dual-Die Package)
- Устаревание PASR (частичное самообновление массива) для решения проблем безопасности.
«Я рад отметить совместные усилия комитета JC-42 по твердотельной памяти JEDEC по продвижению стандарта DDR5», — сказал Миан Куддус, председатель совета директоров JEDEC. Он добавил: «Новые революционные функции JESD79-5C призваны удовлетворить постоянно растущие требования отрасли к безопасности, надежности и производительности в широком спектре приложений».
«Комитет JC-42 рад представить PRAC, комплексное решение, помогающее обеспечить целостность данных DRAM, в качестве неотъемлемого компонента обновления DDR5. Ведется работа по включению этой функции в другие семейства продуктов DRAM в рамках JEDEC», — отметил Кристофер Кокс. , председатель комитета JC-42.
Похожие новости из раздела:
- JEDEC опубликовала стандарт видеопамяти GDDR7.
- JEDEC публикует новый стандарт модулей памяти CAMM2.
- JEDEC обновила спецификации стандарта памяти HBM
- JEDEC опубликовала новый стандарт памяти LPDDR5X